幸运时时彩平台

百度EdgeBoard为AI推理实现更强大的算力

2019-12-30来源: 益群网关键字:百度  EdgeBoard

背景介绍

 

数据、算法和算力是人工智能技术的三大要素。其中,算力体现着人工智能(AI)技术具体实现的能力,实现载体主要有CPU、GPU、FPGA和ASIC四类器件。CPU基于冯诺依曼架构,虽然灵活,却延迟很大,在推理和训练过程中主要完成其擅长的控制和调度类任务。GPU以牺牲灵活性为代价来提高计算吞吐量,但其成本高、功耗大,尤其对于推理环节,并行度的优势并不能完全发挥。专用ASIC芯片开发周期长,资金投入大,由于其结构固化无法适应目前快速演进的AI算法。FPGA因其高性能、低功耗、低延迟、灵活可重配的特性,被广泛地用作AI加速,开发者无需更换芯片,即可实现优化最新的AI算法,为产品赢得宝贵的时间。

 

由此,百度基于FPGA打造了EdgeBoard嵌入式AI解决方案,能够提供强大的算力,支持定制化模型,适配各种不同的场景,并大幅提高设备端的AI推理能力,具有高性能、高通用、易集成等特点。本文将主要介绍EdgeBoard中神经网络算子在FPGA中的实现。

 

FPGA加速的关键因素

 

FPGA实现AI加速有两大关键因素,一是FPGA内部资源,二是内存访问带宽。FPGA内部资源主要包括LUT,FF,RAM以及DSP等,FPGA本质上是可编程逻辑电路,可用逻辑电路的多少取决于芯片内部资源,这也就决定了芯片的峰值算力和可容纳的算子种类数。

 

在深度学习中,90%以上的计算都集中在conv、dw-conv和pooling等少数的几个算子上。所以,并不是FPGA中添加的加速算子数量越多越好,而是要注重算子的加速质量:一是用更少的资源实现更多的功能;二是提高耗时占比大的算子性能。

 

在实践中,添加新算子前需要平衡该算子在网络中所耗时间的占比以及其在FPGA中所消耗的资源。当然可以通过选取更大规模的片子来突破这种限制,但是端上设备受限于成本、功耗等因素,只能平衡多种因素选择一个合适规模的芯片,然后通过多种设计方法和技巧来提高加速性能。本文接下来就将介绍在EdgeBoard中如何优化设计DSP资源提升算力,以及如何通过算子复用和融合技术实现对多算子的支持。

 

提升内存访问带宽是提高AI加速性能的另一关键因素,因为FPGA与内存的数据交互在整个计算过程中占比很高,有时甚至超过了计算本身所消耗的时间。直接提高内存访问带宽的方法包括提高DDR位宽、增加传输所用的高速接口资源、提高DMA传输的时钟频率等。另外也可以通过复用FPGA芯片上的内存资源(RAM)以及计算和传输交叠执行(overlap)等方法,减少与外部DDR存储的交互,降低数据传输的开销。这些设计方法较为常见,本文不做详细介绍。

 

两大关键技术实现四倍算力提升

 

FPGA中的计算主要依靠DSP实现,高效使用DSP是保证FPGA算力的关键。EdgeBoard FPGA中的DSP采用DSP48E2架构,如图1所示,包括一个27-bit的预加法器(pre-adder),一个27x18的乘法器(mult)和一个48-bit的ALU。

 

 

图1. DSP48E2结构图

 

在EdgeBoard的FPGA设计中,充分利用DSP48E2本身的特点,采用supertile和INT8移位计算技术,实现了四倍算力提升。

 

一. Supertile

 

一般来讲,Xilinx Ultrascale系列FPGA运行的最高频率在300MHz到400MHz之间,但DSP是FPGA中的硬核,可以运行在更高的频率上。如图2所示,SLB-M与DSP这样构成的基本单元,被称之为Supertile,FPGA内部Supertile的布局如图3所示。Supertile技术的核心在于使DSP运行于两倍逻辑频率上,使整个系统算力达到倍增的效果。这主要得益于芯片结构中SLICEM与DSP位置临近,使用专有的布线资源,延迟缩短,可以支撑SLICEM以双倍逻辑运行的频率向DSP提供数据。另外,神经网络中存在着数据复用,通过filter和image数据的复用和交织,一次取数多次使用,从而减少数据的搬运次数,提升计算效率。

 

 

图2. Supertile结构

 

 

图3. DSP和SLICEM在FPGA中的位置

 

二. INT8移位计算技术

 

利用DSP48E2的结构特点,一个DSP完成两路INT8的乘加。在进行8bit数据计算时,将a左移18位,置于输入的高8位,低19位补0,从DSP的A端输入,b维持在低8位,从DSP的D端输入,如图4所示。a与b两者先进行累加,然后与c相乘后,结果将分别位于输出的高(a*c)、低(b*c)两部分,该计算过程如图5所示。

 

 

图4. DSP移位示意图

 

 

图5. 单DSP实现两路INT8相乘

 

在实践中,我们把a,b两路作为filter数据输入,c作为image数据输入。这样DSP在一个时钟周期内就同时完成了两路的计算,再次使算力翻倍。结合前面提到的supertile倍频设计,两种设计使得单个DSP的算力提升四倍。因为一次计算过程有乘、加两个操作(operations),所以单个DSP在一个时钟周期高效的完成了8个operations。

 

多算子复用

 

深度学习中主要有两类运算,一类是指数运算,另一类是乘加运算。前者主要位于激活函数层,后者是深度学习涉及最多也是最基础的运算。乘加运算根据kernel的维度不同,又可分为向量型和矩阵型,在EdgeBoard中划分为三个运算单元,分别为向量运算单元(VPU: vector processing unit)、矩阵运算单元(MPU: matrix processing unit)和指数激活运算单元(EXP-ACT: exponential activation unit)。

 

一. 向量运算单元

 

向量运算单元VPU负责实现dw-conv(depth-wise convolution),完成3维输入图像(H x W x C)和3维卷积核(K1 x K2 x C)的乘加操作。其中一个卷积核负责输入图像的一个通道,卷积核的数量与上一层的通道数相同,该过程如图6所示。图7表示的是一个通道内以kernel 2x2和stride 2为例的计算过程。

 

 

图6。 dw-conv示意图

 

 

图7. dw-conv的计算

 

EdgeBoard通过复用VPU一套计算资源实现了average/max pooling,elementwise add/sub,scale,batch-normalize,elementwise-mul和dropout等多种算子。

 

Average pooling可以看作是卷积核参数固定的dw-conv,即将求和后取平均(除以卷积核面积)的操作转换成先乘以一个系数(1/卷积核面积)再求和。如图8所示,该例子中卷积核大小为2x2,卷积核参数即为1/4。卷积核固定的参数可以类似于dw-conv下发卷积核的方式由SDK封装后下发,也可以通过SDK配置一个参数完成,然后在FPGA中计算转换,这样节省卷积核参数传输的时间。另外,max-pooling算子与average pooling的计算过程类似,只需要将求均值操作换成求最大值的操作,其余挖窗、存取数等过程保持不变。

 

 

图8。 Pooling复用dw-conv

 

Elementwise add/sub完成两幅图像对应元素的相加或相减,不同于dw-conv的是它有两幅输入图像。如果我们控制两幅图像的输入顺序,将两幅图像按行交错拼成一幅图像,然后取卷积核为2x1,行stride为1,列stride为2,pad均设置成0,则按照dw-conv的计算方式就完成了elementwise的计算。通过在FPGA中设置当前像素对应的kernel值为1或-1,就可以分别实现对应elementwise add和elementwise sub两个算子。该过程如图9所示。

 

 

图9。 ew-add/sub复用dw-conv

 

Scale算子主要在图像预处理时使用,将输入图像每一个通道的全部像素点乘以该通道对应的scale值,然后加上bias。如果我们将dw-conv的卷积核大小设成1x1,行列stride都设置成1,pad设置成0,卷积核参数值设成scale,就可以通过dw-conv完成scale算子的功能。通过分析发现,batch-normalize,elementwise-mul和dropout等算子都可以通过scale算子来实现。

 

二. 矩阵运算单元

 

矩阵运算单元MPU负责实现convolution,完成3维输入图像(H x W x C)和4维卷积核(N x K1 x K2 x C)的乘加操作,单个卷积核的通道数和输入图像的通道数相同,而卷积核的数量N决定了输出的通道数,如图10所示。full connection 算子实现的1维输入数组(长度C)和2维权重(N x C)的乘加操作。将 full connection输入数组扩展成 H x W x C, 输出扩展成 N x K1 x K2 x C, 其中H, W, K1和K2均设置成1,这样 full connection就可以调用convolution来实现。另外,在计算 deconv 时,通过SDK对卷积核进行分拆、重排,就可以通过调用conv来实现deconv,同样带来了极大的收益。

 

 

图10. Conv算子示意图

 

三.指数激活运算单元

 

指数激活运算单元EXP-ACT实现的基础是sigmoid,由于在FPGA中进行指数型运算比较耗资源,如何复用该计算单元就变得非常有意义。通过分析发现,可以把 tanh 和两通道softmax转换成 sigmoid 的形式,这样一个指数运算单元就支持了3种算子,实现资源利用的最大化。

 

多算子融合

 

在推理时做BatchNorm运算非常耗时,通过SDK将BatchNorm+Scale的线性变换参数融合到卷积层,替换原来的weights和bias,这样4个算子可以融合成单个算子conv + batchnorm + scale + relu,对于dw-conv同样如此。相对于每计算完一个算子就将数据送回内存,这种算子融合大大减少了内存的读写操作,有效提高了处理帧率。

 

此外,我们将scale、bias和relu为代表的激活函数层放到各算子之后的链路上,然后统一送到DMA传输模块,如图11所示。这不仅使得各算子复用了这些逻辑,节省了大量片内资源,也使得各算子都可以具备这些功能,且都能以最大带宽进行DMA传输。在实践中,我们将这些功能做成可选项,由软件根据当前网络算子的需要进行选择,在节省资源的同时,既保证了通用性,又兼顾了灵活性。

 

 

图11. EdgeBoard内部结构和链路图


关键字:百度  EdgeBoard 编辑:muyan 引用地址:http://news.sonata9.com/qrs/ic484165.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:SimpleLink MCU—可在各个频带和协议间实现创新、加速及连接
下一篇:2019年全球前五大服务器品牌排名:华为No.1

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

风河与百度合作共同打造自动驾驶平台
领先的智能边缘软件提供商风河®近日宣布,与百度合作共同开发新一代自动驾驶汽车解决方案。此项联合概念验证方案已经顺利完成,其中包括基于 AUTOSAR Adaptive 的软件架构和 Baidu Apollo(百度阿波罗)自动驾驶开放平台,旨在应对新一代软件定义汽车面临的各种挑战。 百度是全球最大的中文互联网搜索引擎、综合性互联网信息服务提供商、全球领先的人工智能(AI)平台企业。Baidu Apollo(百度阿波罗)计划旨在为其生态系统合作伙伴提供开放、可靠且安全的软件平台,帮助他们开发自己的自动驾驶系统。 风河公司行业市场副总裁 Brenda Herold 说:“自动驾驶技术面临着与生俱来的复杂性和多样挑战
发表于 2020-01-09
百度转向“搜索+信息流”双引擎模式与头条争锋
在移动互联网生态下,搜索引擎在PC时代的超级入口地位逐渐为众多App分流,百度转向“搜索+信息流”双引擎模式。百度App是百度信息流和搜索业务在移动端的重要承载,在百度App幸运时时彩平台,顶部是百度的搜索框,往下不断滑动就是源源不断的信息流内容。今日头条是首家把信息流业务做大做强的移动互联网新贵,如今在头条信息流业务的最顶端,也嵌入了最新的搜索业务。搜索的市场多年没有战事,2019年8月头条搜索上线后,搜索霸主百度和信息流新贵今日头条在核心业务上的竞争对峙正式变得剑拔弩张起来。2019年11月的头条生机大会上,新任今日头条CEO朱文佳在接受《中国经营报》记者采访时坦言,从产品形态来看,推荐+搜索双引擎是未来资讯产品的趋势,未来的百度App
发表于 2020-01-06
百度Apollo打造出一条属于中国特色的自动驾驶之路
百度 Apollo 在长沙举办首届生态大会。经过近三年的发展,百度 Apollo 已形成了三大平台、三重开放的布局,生态更加完整清晰,从自动驾驶到车路协同,Apollo 也打造出一条属于中国特色的自动驾驶之路。 发布会上,百度 Apollo 自动驾驶开放平台继续升级,同时,发布了全球首个点到点城市自动驾驶开放能力、中国最成熟的自动驾驶云、新一代智能交通解决方案、小度车载 2020、车路协同、智能车联两大开放平台等 15 大新品及解决方案。  据了解,此次 Apollo 车路协同开放平台的发布,意味着 Apollo 在携手生态合作伙伴助力更多城市交通建设,打造 ACE 王牌城市。在中国首个跑起红旗
发表于 2019-12-20
百度Apollo打造出一条属于中国特色的自动驾驶之路
Xilinx为百度量产型自主泊车专用车载计算平台提供强大动力
12月18日,赛灵思宣布其车规级芯片平台Zynq® UltraScale+™ MPSoC正在为百度量产型自主泊车(AVP)专用车载计算平台ACU-Advanced提供强大动力。同时,百度ACU-Advanced也是业界首款基于赛灵思Zynq UltraScale+ MPSoC 5EV器件而量产的AVP专用车载计算平台。图1:基于赛灵思车规级芯片平台Zynq® UltraScale+™ MPSoC的百度量产型自主泊车专用车载计算平台ACU-Advanced图2:赛灵思车规级芯片平台Zynq® UltraScale+™ MPSoCACU-Advanced专门针对自主泊车的特定场景和功能而设计。AVP 应用需要先进且强大的深度学习推断
发表于 2019-12-19
Xilinx为百度量产型自主泊车专用车载计算平台提供强大动力
Zynq® UltraScale+MPSoC为百度车载计算平台提供强大动力
自适应和智能计算的全球领导者赛灵思公司宣布,赛灵思车规级芯片平台Zynq® UltraScale+™ MPSoC正在为百度量产型自主泊车(Automated Valet Parking,AVP)专用车载计算平台ACU-Advanced(Apollo Computing Unit )提供强大动力。同时,百度ACU-Advanced也是业界首款基于赛灵思Zynq UltraScale+ MPSoC 5EV器件而量产的AVP专用车载计算平台。 图1:基于赛灵思车规级芯片平台Zynq® UltraScale+™ MPSoC的百度量产型自主泊车专用车
发表于 2019-12-19
Zynq® UltraScale+MPSoC为百度车载计算平台提供强大动力
手把手从EasyDL模型训练到EdgeBoard推理
摘要:EdgeBoard是百度打造的基于FPGA的嵌入式AI解决方案系列硬件;EasyDL是百度推出的一站式AI定制化训练和服务平台。本文详细介绍如何使用EasyDL进行模型训练,然后部署到EdgeBoard,缩短从模型训练到推理实现的路径,提高开发效率。EdgeBoard是百度自主研发的AI软硬一体深度学习加速套件,能够提供强大的算力,并支持定制化模型,适配不同场景的终端设备,大幅提高设备端的AI推理能力,具有高性能、高通用、易集成等优势。EdgeBoard还可以无缝衔接百度大脑的开放能力,可以轻松将在EasyDL和AI Studio平台定制的AI模型完美适配到EdgeBoard上。本文会介绍如何将EasyDL训练的模型离线部署
发表于 2019-11-13
手把手从EasyDL模型训练到EdgeBoard推理
小广播
何立民专栏 单片机及嵌入式宝典

幸运时时彩平台北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD。com。cn, Inc。 All rights reserved
一分时时彩官网 亿信彩票主页 北京pk10 大资本网址 全民彩票 小米彩票网 小米彩票开奖 幸运时时彩官网 北京pk10 亿信彩票开奖直播网