幸运时时彩平台

易灵思三种RISC-V®SoC系统芯片,帮助工程师简单高效设计芯片

2020-06-02来源: EEWORLD关键字:易灵思  RISC-V

 易灵思®,可编程产品平台和技术领域创新者,今日宣布,將会提供三种基于普及的RISC-V®内核软件定义的SoC系统芯片。

 

这三种设计针对易灵思的Trion® FPGA系列进行过优化,在T8至T120的器件中提供各种计算和I/O功能。

 

“RISC-V是多功能高效嵌入式计算解决方案,” 易灵思(中国)总经理,销售兼市场副总裁郭晶表示,“我们的Trion®系列SoC系统芯片基于巴彭的高效VexRiscv设计,从经过成本优化的T8到T120,在整个Trion SoC产品线上提供预优化的RISC-V内核。用户现在可以轻松创建和部署整个系统芯片,包括嵌入式计算、I/O和定制功能。”

 

为便于使用,SoC系统芯片预配置了RISC-V内核、存储器、一系列I/O,并设有用于嵌入用户功能的接口。以此方法,设计人员可以轻松创建在同一个FPGA内包括嵌入式计算和用户定义加速器的完整系统。

 

“自2018年赢得RISC-V软CPU大赛和提升Linux支持以来,VexRiscv内核在开源社区的流行度一直在提高,”VexRiscv设计师巴彭表示。“在Trion FPGA系列上将内核优化为预定义的配置,从而使更多设计人员可以通过交钥匙方案和经济高效的方法在各种系统设计中利用该内核的强大功能。”

 

易灵思RISC-VSoC系统芯片可提供一整套工具,用于在RISC-V内核上编译和调试应用程序代码,以及演示应用程序和教程。这些系统兼容易灵思开发和评估板的整个套件,可以使用标准Efinity®工具流程进行实例化。

关键字:易灵思  RISC-V 编辑:muyan 引用地址:http://news.sonata9.com/FPGA/ic498806.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:生而为速,Xilinx全新 Virtex UltraScale+ FPGA问市
下一篇:幸运时时彩平台带你了解一下片上高速网络FPGA的八大好处

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

Efinix宣布推出三款RISC-V内核处理器
Efinix日前宣布推出三款软件定义的,基于RISC-V的内核,分别为Ruby、Jade和Opal。这三种设计已经在Efinix的Trion系列FPGA进行了优化,并提供了从T8到T120设备的计算和I/O能力。soc预先配置了RISC-V内核、内存、一系列I/O,并具有用于嵌入用户功能的接口。这样,设计人员可以在同一个FPGA中创建包含嵌入式计算和用户定义加速器的整个系统。Efinix RISC-V SoC附带了一整套在RISC-V核心上编译和调试应用程序代码的工具,以及示例应用程序和教程。它们与整个Efinix开发和评估板套件兼容,并且可以使用标准Efinity工具流进行实例化。
发表于 2020-06-03
IAR为兆易创新RISC-V提供Embedded Workbench开发工具
IAR Systems和兆易创新宣布了一项新的合作,IAR将为兆易创新的RISC-V的微控制器(MCU)提供开发工具。IAR产品经理Thomas Andersson在一份新闻稿中说:“我们对与兆易创新的合作感到非常兴奋,我们将为他们屡获殊荣的RISC-V 32位处理器提供领先的开发工具支持。兆易创新处理器和IAR Embedded Workbench的结合为RISC-V社区增加了强大的设备和开发工具。”随着RISC-V技术的扩展,对开发工具的需求也在增加。IAR和兆易创新通过将IAR的编译器和调试器技术与兆易创新基于RISC-V的MCU相结合来满足这一需求,可解决希望从事RISC-V开发却缺少相关开发工具支持的局面。目前,兆易创新
发表于 2020-06-03
RISC-V联盟任命Mark Himelstein为CTO
6月1日,RISC-V联盟宣布Mark Himelstein成为RISC-V首席技术官。Mark在微处理器和系统行业拥有软件和硬件等领域的领导经验,其在团队,公司,个人,客户和不同利益相关者之间的协作塑造了他的方法和敏锐态度。目前,RISC-V在50个国家/地区拥有560多个成员,目前已经成功导入到众多行业中,作为RISC-V CTO,Mark将与RISC-V社区合作,从全球范围和地域利益出发,理解,定义和领导从架构到软件的广泛覆盖,以及从嵌入式到HPC的战略技术方向。在加入RISC-V之前,Mark Himelstein曾是Heavenstone的总裁,该公司专注于战略,管理和技术咨询,提供硬件和软件产品架构,分析,指导和临时
发表于 2020-06-02
CHIPS Alliance宣布将RISC-V SweRV内核引入开源社区
芯片联盟(CHIPS Alliance)宣布对RISC-V SweRV Core EH2和SweRV Core EL2进行加强,后者是由Western Digital为开源社区开发的内核。自今年早些时候引入该内核以来,CHIPS Alliance一直与其社区合作,通过透明和严格的过程来验证内核,并纳入各种新的更新。SweRV核心EH2是世界上第一款双线程商用嵌入式RISC-V核心,专为支持数据密集型edge、AI和IoT应用的嵌入式设备而设计。SweRV核心EL2是一个超小型,超低功耗RISC-V核心优化应用,如状态机定序器和波形发生器。新更新的内核现在可以免费提供给每个人,CHIPS Alliance将于2020年5月20日下
发表于 2020-05-18
技术文章—保卫计算机架构的新黄金时代
RISC-V社区正在转向一个全新的安全创新平台,以期凭借出色的简便性最大程度地减少攻击面,同时让设计者能够自行评估开源架构的安全性。RISC-V平台及其安全协议栈可助力开发人员打造全新的解决方案,从而在如今互连设备激增犹如“蛮荒西部”一般的环境中抵御像Meltdown(熔毁)和Spectre(幽灵)这类难以规避的漏洞。 在2018年6月举办的第45届计算机架构国际研讨会上,计算机先驱David Patterson和John Hennessy在他们的图灵讲座中介绍了“计算机架构的新黄金时代”。他们描述的黄金时代包含以下四个要素: 域特定的软硬件协同设计 开放指令集 敏捷的芯片设计 
发表于 2020-04-01
技术文章—保卫计算机架构的新黄金时代
夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

更多往期活动
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 幸运时时彩平台电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 sonata9.com, Inc. All rights reserved
500万彩票 亿信彩票网站 河北快3 广西快3 河北快3基本走势 500万彩票开奖记录数据分析 福建11选5 大发时时彩 新疆喜乐彩app 幸运时时彩开奖结果