幸运时时彩平台

片上网络技术的发展及其给高端FPGA带来的优势

2020-04-30来源: EEWORLD关键字:FPGA  NoC

概述

 

在摩尔定律的推动下,集成电路工艺取得了高速发展,单位面积上的晶体管数量不断增加。片上系统(System-on-Chip,SoC)具有集成度高、功耗低、成本低等优势,已经成为大规模集成电路系统设计的主流方向,解决了通信、图像、计算、消费电子等领域的众多挑战性的难题。 随着片上系统SoC的应用需求越来越丰富,SoC需要集成越来越多的不同应用的IP(Intellectual Property)。另外,片上多核系统MPSoC(MultiProcessor-System-on-Chip)也已经成为必然的发展趋势。

 

随着SoC的高度集成以及MPSoC的高速发展,对片上通信提出了更高的要求。片上网络技术(Network-on-Chip,NoC)在这个时候也得到了极大的应用,它本质上就是提供一种解决芯片内不同IP或者不同核心之间数据传输的片上通信方案。

 

片上网络技术从发明至今已有20多年的历史,在SoC中已经有了广泛的应用。针对片上网络高带宽、低延迟的特性,主流FPGA公司也开始考虑将NoC用于高端FPGA中来解决数据传输的高带宽需求。Achronix的新一代7nm工艺的Speedster 7t便是最早集成了NoC的高端FPGA之一。如图1所示。

 

 

图1  Speedster 7t FPGA结构图

 

2. 片上互连架构的发展

 

片上互联架构的发展主要经历了三个阶段:共享总线(Bus)、Crossbar以及片上网络(NoC)[1]。

 

 传统的SoC片上通信结构一般采用共享总线的方式。在共享总线结构中,所有的处理器和IP模块共享一条或多条总线。当有多个处理器同时访问一条总线时候需要有仲裁机制来决定总线的所有权。共享总线片上通信系统结构一般比较简单,且硬件代价也小。但是带宽有限,而且带宽也没法随着IP的增多而进行扩展。1996年,ARM公司提出的AMBA总线广泛应用于嵌入式微处理器的片上总线,现在已经成为事实上的工业标准。

 

 

图2  典型的AMBA总线系统[2]

 

 对于传统的共享总线,当多个处理器同时去访问不同的IP的时候,因为需要仲裁机制去决定总线的所有权,所以传统的总线方式在这种情况下就会造成一定的瓶颈,最大的问题就是访问的延时。在这种情况下,为了满足多处理同时访问的需求同时提高整个系统的带宽,一种新的解决方案Crossbar孕育而生,如图3所示一个典型的Crossbar结构。

 

Crossbar保证了多路通信同时进行的实时性,只要不是访问同一个目标设备,就不需要用到仲裁,大大减少了因为仲裁带来的瓶颈问题。但是随着设备数的增加,Crossbar的规模会以几何级数增长。所以通常我们通过桥接设备去级联多个Crossbar来支持设备的扩展。但是桥接设备可能会成为系统的瓶颈,增加传输的延迟。

 

 

图3  典型的单向8x8 Crossbar

 

实际应用中,我们通常也会采用Crossbar和共享总线相结合的方式,用桥接器将Crossbar网络和共享总线网络连接起来,如图4所示一个典型的混合型拓扑结构。

 

 

图4 典型的混合拓扑网络

 

(3) 片上网络NoC带来了一种全新的片上通信方法,显著优于传统的总线式和Crossbar的性能。NoC是一种可扩展性更好的设计。在NoC架构中,每一个模块都连接到片上路由器,模块传输的数据则是形成了一个个数据包,通过路由器去送达数据包的目标模块。如图5所示是一个典型的NoC结构,图中的R表示Router, 所有的Router可以是同步,但每个Router所连接的PE(Processing Element)与Router异步,自成一个时钟域(Clock Domain)。所以基于NoC的系统能更好地适应在复杂多核SoC设计中使用的全局异步局部同步时钟机制。另外,NoC可以支持各种扩展功能,比如流量控制(flow control)、服务质量(QoS)等等。 因此,NoC是多核系统的最佳互联机制。

 

 

图5 典型的片上网络NoC结构

 

3. NoC在高端FPGA的应用

 

FPGA在日益增长的数据加速需求上正在发挥越来越重要的作用。为了满足云计算和边缘计算中各种高性能应用的需求,FPGA作为一种可编程可定制化的高性能的器件逐步成为一条部署高吞吐量数据加速的快捷途径。但同时这些高性能的加速应用也对高端FPGA提出了更高的要求,高算力、高带宽的数据传输以及高带宽的存储器。

 

片上网络技术已经比较广泛的用于SoC中,并取得了比较好的效果。近年来才慢慢用于FPGA中,Achronix创建了一种可最大限度地提高系统吞吐量的Speedster 7t FPGA芯片,创新地将二维片上网络(2D NoC)运用到了FPGA中,可以在逻辑阵列内的处理单元与各种片上高速接口和存储器接口之间高速地传输数据,真正实现了数据密集型应用吞吐量的最大化。有了片上网络的FPGA如虎添翼,带来了传统FPGA所不及的很多优势,势必在各种数据加速应用中发挥巨大的作用。

 

4. NoC给Speedster 7t FPGA带来的优势

 

Achronix Speedster 7t FPGA拥有支持单通道速率112Gbps的SerDes、400G以太网MAC、PCIe GEN5控制器以及带宽高达4Tbps带宽的GDDR6控制器,为各种数据加速应用提供了高带宽的I/O接口和高带宽的存储器。在这类应用中,会有大量的数据进入FPGA进行处理,处理后的数据会通过FPGA输出,所以除了FPGA算力以外,数据移动速度直接决定了器件的性能以及用户的体验。为了提高数据传输速率,Achronix在Speedster 7t FPGA中专门设计了不同于传统FPGA数据移动通道的片上网络。如图6所示。这是一个可横跨和垂直跨越FPGA逻辑阵列的创新性的、高带宽的二维片上网络(2D NoC),它不仅可以连接到所有FPGA高速接口、高带宽存储器接口,还可以作为内部逻辑之间的互连。

 

 

图6 Speedster 7t片上网络(NoC)结构

 

Speedster 7t FPGA上的二维片上网络(2D NoC)不是由可编程逻辑搭建,而是固化的ASIC逻辑实现,固定运行频率为2GHz,每一行或者每一列的NoC都可以作为两个单向256位实现双向的通路,所以每个方向可提供512Gbps的带宽,整个网络总带宽则能达到27Tbps。

 

下面的表格列出了Speedster 7t FPGA中NoC的特性。

 

表1 Speedster 7t FPGA中NoC特性

image.png

 

NoC为FPGA提供了以下几项重要优势:

 

大幅提高设计性能,解决一些高性能应用如400G以太网的性能瓶颈:通常在数据流经过400G以太网MAC解包以后会是一个超高位宽且需要运行在很高频率的处理,这在传统FPGA逻辑单元里面是无法实现的,而NoC就能解决性能瓶颈。我们会在后续文章具体说明。

 

NoC是在传统可编程逻辑之外额外增加的走线资源,所以在高资源占用设计中可以降低布局布线拥塞的风险。

 

NoC包含了异步时钟转换,仲裁控制等逻辑,可以去替代传统的逻辑去做高速接口和总线管理等,所以利用NoC可以简化用户设计节省一部分传统资源(LE、FIFO和布线等)的使用。

 

幸运时时彩平台NoC部分是ASIC固化逻辑,功耗比传统的FPGA可编程逻辑实现要低很多。

 

利用NoC可以实现真正的模块化设计。传统高端FPGA设计通常是需要一个FPGA工程师团队来完成,每个工程师设计自己模块,在FPGA整个芯片里调试验证自己模块,然后再把各个模块连接成更大的完整设计,这时候会由于资源占用上升,通常需要花很多时间去优化布局甚至去修改设计以达到目标性能。而在Achronix Speedster7t 中可以让模块之间通过NOC互联,再借助对于单个模块功能性能调试完成后固定布局技术,甚至可以达到NoC互联后整体设计不需要额外联调的可能。这样可以大幅减少研发工作量和时间。

 

参考文献:

 

The SoC Interconnect Fabric: A Brief History by Kurt Shuler 2013

 

AMBA specification 2.0

 

A comparison of Network-on-Chip and Busses by Arteris

 

片上通信结构-共享总线和NoC的分析与比较 周文彪,张岩,毛志刚 2007 

 

 


关键字:FPGA  NoC 编辑:muyan 引用地址:http://news.sonata9.com/FPGA/ic495981.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:紫光同创、ALINX强强联合,发布国产入门级FPGA开发套件
下一篇:Microchip VectorBlox SDK助力工程师轻松创建神经网络应用

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

简化AI与图像处理应用,Microchip Hello FPGA套件贸泽开售
专注于引入新品并提供海量库存的电子元器件分销商贸泽电子 (Mouser Electronics) 即日起开始备货Microchip Technology的Hello FPGA套件。此套件是一个入门级平台,专为在现场可编程门阵列 (FPGA) 领域经验不足的终端用户而开发。Hello FPGA套件支持人工智能 (AI) 和数字信号处理原型开发,其电源监控GUI让开发人员能在设计时测量FPGA内核功耗。此套件适合于开发各种解决方案,包括通信、工业、航空、医疗以及国防等应用。        
发表于 2020-05-06
简化AI与图像处理应用,Microchip Hello FPGA套件贸泽开售
紫光同创、ALINX强强联合,发布国产入门级FPGA开发套件
近日,国产FPGA芯片龙头企业紫光同创联合国内知名的FPGA方案提供商ALINX(芯驿电子)共同推出国产入门级FPGA开发套件,开发板加下载器套餐价格低至470元,为初学者及高校学生、研究院所提供了更加低成本的FPGA开发平台,二者的强强联合,进一步完善了国产FPGA开发生态环境!  紫光同创PGL12G开发板 该开发套件基于紫光同创logos系列PGL12G-6CFBG256芯片,核心部分由FPGA + SDRAM +QSPI FLASH构成,能够满足数据处理过程中对高缓冲区的需求,可应用于视频图像处理和工业控制等领域。  紫光同创PGL12G开发板下载器 
发表于 2020-04-23
紫光同创、ALINX强强联合,发布国产入门级FPGA开发套件
加速边缘服务器发展,BittWare 新型 TeraBox FPGA 问市
Molex旗下BittWare 公司是企业级 FPGA 加速器产品领域一家领先的供应商,现推出全新的 TeraBox™ 200DE 边缘服务器。TeraBox 服务器产品系列是专为数据中心提供的领先产品,而TeraBox 200DE 是构建在此成功基础之上另一创新,实现了世界一流的FPGA加速功能,可部署在边缘应用所需的更具挑战性的恶劣环境之下。200DE是一种小体积的 2U 短深服务器,以新型的戴尔 PowerEdge™ XE2420 为基础。可以填充一系列的 BittWare 加速器产品,采用了 Achronix、英特尔和赛灵思最新的 FPGA 技术,针对 5G、NFV、预测分析和机器学习推理之类高度专业化的工作量所提
发表于 2020-04-21
加速边缘服务器发展,BittWare 新型 TeraBox FPGA 问市
高云半导体安全FPGA系列推进嵌入式产品安全开发
全球极具创新性的可编程逻辑器件供应商—广东高云半导体科技股份有限公司(以下简称“高云半导体”)在2019年发布了的安全FPGA系列产品(SecureFPGAs),因其实现了硬件PUF(物理不可克隆功能)的安全性,从而为高云半导体的μSoC FPGAs提供了信任基础。自此后,高云半导体一直在与各类安全技术人员合作开发应用案例,以便快速推进其嵌入式产品上的安全开发。  近期,纽约理工学院(NYiT)温哥华分校与高云半导体 SecureFPGAs合作开发了解决方案,并将其作为该校INCS 870网络安全顾问研究生课程的一部分。 通过与高云半导体合作,学生们使用Secure FPGA、μSoC FPGA解决通用安全问题
发表于 2020-04-21
高云半导体安全FPGA系列推进嵌入式产品安全开发
高云半导体的蓝牙FPGA模组获得欧盟CE认证
中国广州-全球增长最快的可编程逻辑公司广东高云半导体科技股份有限公司(以下简称“高云半导体”)的BLE(Bluetooth Low Energy Radio)模块获得欧盟的CE-RED(全称Radio Equipment Directive)认证,使开发人员可以快速轻松地将GW1NRF-4 µSoC FPGA BLE模块整合到最终产品中。   2019年年底,高云半导体发布了首款带有集成BLE模块)的GW1NRF-4 FPGA,该器件提供4.6k LUTs,内部集成一个32位低功耗的ARC处理器和一个蓝牙BLE模块,封装为6x6mm的 QFN。为了给客户提供更完善的解决方案,高云
发表于 2020-04-07
高云半导体的蓝牙FPGA模组获得欧盟CE认证
技术文章—2D NoC可实现FPGA内部超高带宽逻辑互连
Achronix 最新基于台积电(TSMC)的7nm FinFET工艺的Speedster7t FPGA器件包含了革命性的新型二维片上网络(2D NoC)。2D NoC如同在FPGA可编程逻辑结构上运行的高速公路网络一样,为FPGA外部高速接口和内部可编程逻辑的数据传输提供了超高带宽(~27Tbps)。  图1  Speedster 7t FPGA结构图 NoC使用一系列高速的行和列网络通路在整个FPGA内部分发数据,从而在整个FPGA结构中以水平和垂直方式分发数据流量。NoC中的每一行或每一列都有两个256位的、单向的、行业标准的AXI通道
发表于 2020-02-27
技术文章—2D NoC可实现FPGA内部超高带宽逻辑互连
小广播
夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 sonata9.com, Inc. All rights reserved
小米彩票手机app下载 澳门最有名彩票网站 北京pk10 幸运时时彩官网 小米彩票开户 亿信彩票平台 广西快3计划 小米彩票主页 鼎鑫彩票注册 北京pk10