幸运时时彩平台

FPGA+CPU可让数据中心的图像处理性能大幅提升

2020-03-06来源: EEWORLD关键字:FPGA

图片逐渐成为互联网主要的内容构成,相应的图片处理需求也在高速成长,移动应用与用户生产内容(UGC)正在驱动数据中心图像处理的业务负载快速增加。本文深维科技联合创始人兼CEO樊平详细剖析了图片加速的必要性、当前实际的图片解决方案与部署方式以及如何通过FPGA+CPU异构计算的方案维护用户体验与服务成本新平衡。

 

  1. 1.为什么需要图片加速?

 

 

目前,图片处理的需求正在快速成长,即源于用户生成内容,视频图片抓取等方式的图片缩略图生成,像素处理,图片转码、智能分析处理需求不断增加。众多应用迫切需要高性能,高性价比的图片处理解决方案。

 

 

在这种情况下,数据中心面临着一个核心的考验--即用户体验与服务成本之间的平衡。总地来说,目前存在的纯CPU处理方案,TCO(服务器、电费、带宽、场地人员 成本)相对高昂,用户体验也相对较差。

 

2 . 解决方案

 

2。1。 ThunderImage JPEG2JPEG缩略图方案

 

鉴于此,深维科技推出了基于FPGA+CPU异构计算的解决方案-JPEG2JPEG,通过高性能FPGA分担CPU处理任务,其所带来的优势是20倍吞吐性能提升,20倍延迟的降低,5倍实际成本的节省以及10倍的能效比提升。

 

 

JPEG2JPEG缩略图方案是将用户上传的图片进行高质量的缩放,即可满足绝大多数应用场合需求,例如,微信接收的一般都是缩小后的图片。缩略图是一项大量的、高并发的需求,针对4K图像输入,输出缩放至1024x768、640x480的场景。目前,JPEG2JPEG缩略图方案可以实现吞吐量550张、延迟约58ms的高性能效果。

 

2.2 . ThunderImage JPEG2WebP转码方案

 

 

WebP的需求主要来自于对带宽成本的节省。WebP相较于JPEG,在同等图像质量情况下,压缩率可以提升25%~34%,相应的对带宽成本的节省更加明显,并且因为传输数据量的减少,延迟也会随之降低,进而带来用户体验的提升。但与此同时,WebP也存在一项问题,其计算复杂度是JPEG的10倍,对服务器的性能要求也更高,进而造成部署成本的提升。

 

 

深维科技的ThunderImage JPEG2WebP转码方案,通过FPGA加速带来10倍左右的性能提升,进而降低WebP的复杂度及服务器成本。ThunderImage JPEG2WebP转码方案支持Baseline、Main、Ultra几种类型,实现了对WebP M4以及M6模式的支持,并且支持了M4的比特级一致(与CPU参考软件输出结果每比特一致)。


关键字:FPGA 编辑:muyan 引用地址:http://news.sonata9.com/FPGA/ic490701.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:幸运时时彩平台MathWorks在 FPGA 和ASIC上实现自动化视觉系统设计
下一篇:最后一页

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

幸运时时彩平台基于FPGA的多通道频率测量系统设计方案介绍
设计了一种多通道频率测量系统。系统由模拟开关、信号调理电路、FPGA、总线驱动电路构成,实现对频率信号的分压、放大、滤波、比较、测量,具备回路自测试功能,可与主设备进行数据交互,具有精度高、可扩展、易维护的特点,有一定的工程应用价值。频率测量电路是很多检测与控制系统的重要组成部分,在航空机载计算机领域具有广泛的应用环境。随着检测与控制系统复杂程度的提高,频率测量电路也被提出了新的要求,例如多通道实时采集、高精度测量等。FPGA的特点是完全由用户通过软件进行配置和编程,从而完成某种特定的功能,且可以反复擦写,因此,以FPGA为核心进行电路搭建已成为当前数字系统设计的主流方法。本文利用FPGA设计了一种多通道频率测量系统,易于扩展
发表于 2020-03-04
基于FPGA的多通道频率测量系统设计方案介绍
技术创新—FPGA运算单元可支持高算力浮点
随着机器学习(Machine Learning)领域越来越多地使用现场可编程门阵列(FPGA)来进行推理(inference)加速,而传统FPGA只支持定点运算的瓶颈越发凸显。 Achronix为了解决这一大困境,创新地设计了机器学习处理器(MLP)单元,不仅支持浮点的乘加运算,还可以支持对多种定浮点数格式进行拆分。 MLP全称Machine Learning Processing单元,是由一组至多32个乘法器的阵列,以及一个加法树、累加器、还有四舍五入rounding/饱和saturation/归一化normalize功能块。同时还包括2个缓存,分别是一个BRAM72k和LRAM2k,用于独立或结合
发表于 2020-03-03
技术创新—FPGA运算单元可支持高算力浮点
基于FPGA的伽玛能谱的峰值测量
在石油测井行业中伽玛能谱的测量是一种很重要的测井方式,本文结合脉冲中子能谱测量,对伽玛脉冲峰值检测做了研究,利用微分、延时电路及FPGA器件,能很好地检测到伽玛信号的峰值,由实验结果可知,峰值检测的线性度基本满足能谱测量的需求。0引言石油作为一种战略资源,越来越受到世界各国的重视;但石油又是一种不可再生的能源,随着世界经济的不断发展,对石油的需求量也越来越大。因此为了科学合理地开采有限的石油资源,人们发明各种各样的测井方法,其中非弹、俘获及活化等能谱测量已成为测井的一个重要分支,这些参数能反映油田剩余油和残余油饱和度等指标,要想得到好的能谱,首先必须要有好的峰值检测及保持电路,本文主要针对能谱数据测量过程中的峰值检测及保持部分
发表于 2020-03-03
基于FPGA的伽玛能谱的峰值测量
MathWorks HDL Verifier 已通过UVM支持, FPGA、ASIC验证将提速
 MathWorks 宣布,HDL Verifier 从现已上市的 Release 2019b 开始提供对 Universal Verification Methodology (UVM) 的支持。HDL Verifier 能够让开发 FPGA 和 ASIC 设计的设计验证工程师直接从 Simulink 模型生成 UVM 组件和测试平台,并在支持 UVM 的仿真器(比如来自 Synopsys、Cadence 和 Mentor 的仿真器)中使用这些组件和测试平台。 Wilson Research Group 的一项最近研究发现,48% 的 FPGA 设计项目和 71% 的 ASIC 设计项目依赖 UVM 进行
发表于 2020-03-02
MathWorks HDL Verifier 已通过UVM支持, FPGA、ASIC验证将提速
技术文章—2D NoC可实现FPGA内部超高带宽逻辑互连
Achronix 最新基于台积电(TSMC)的7nm FinFET工艺的Speedster7t FPGA器件包含了革命性的新型二维片上网络(2D NoC)。2D NoC如同在FPGA可编程逻辑结构上运行的高速公路网络一样,为FPGA外部高速接口和内部可编程逻辑的数据传输提供了超高带宽(~27Tbps)。  图1  Speedster 7t FPGA结构图 NoC使用一系列高速的行和列网络通路在整个FPGA内部分发数据,从而在整个FPGA结构中以水平和垂直方式分发数据流量。NoC中的每一行或每一列都有两个256位的、单向的、行业标准的AXI通道,可以在
发表于 2020-02-27
技术文章—2D NoC可实现FPGA内部超高带宽逻辑互连
小广播
夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD。com。cn, Inc。 All rights reserved
亿信彩票平台 鼎鑫彩票平台 小米彩票登陆 99彩票网址多少 幸运时时彩 小米彩票开奖 亿信彩票注册 99彩票网站 汇丰彩票官网 小米彩票导航网